Основной задачей, стоявшей перед разработчиками Bulldozer – было обеспечение максимально возможного совместного использования ресурсов в многоядерных микропроцессорах для получения высокой производительности при среднем потреблении и размере чипов.
Традиционный подход к созданию многоядерного микропроцессора весьма прост: каждое ядро действует независимо и разделяет с остальными ядрами лишь ресурсы, вроде КЭШа L3, контроллера памяти, процессорной шины и т.п.
В тоже время, в дизайне Bulldozer ядра будут способны динамически делить между собой блоки извлечения и декодирования, КЭШи и другие элементы. Как минимум в начальных дизайнах, многоядерные чипы будут состоять из нескольких основных блоков, каждый из которых будет иметь пару независимых целых ядер (которые будут разделять блоки извлечения, декодирования и L2) с выделенными планировщиками и парой 128-битных FMAC-конвейеров и одним FP-планировщиком. Это означает, что каждый основной блок, по данным AMD, по существу является тесно связанным двухъядерным процессором с общими блоками извлечения, декодирования и FPU.
Такой двухъядерный блок не будет столь эффективен, как пара традиционных ядер, однако он будет потреблять меньше энергии и займет меньше места на кристалле, что фактически означает, что на кристалл можно установить большее число основных блоков, не поднимая при этом TDP или размеры кристалла до неприемлемых уровней.
Более того, по данным AMD, такой подход более эффективен, чем CMT (Chip-Level Multithreading – поддержка многопотоковости на уровне кристалла) или SMT (Simultaneous multithreading – одновременная многопотоковость). В действительности, по данным AMD, каждый основной блок может обеспечивать до 80% производительности двухъядерного микропроцессора.
Также AMD намекнула, что Bulldozer получит новый механизм предсказания, который должен будет улучшить эффективность выполнения программы. В частности, это поможет AMD максимизировать использование двухъядерных основных блоков процессоров Bulldozer.
В остальном, архитектура Bulldozer будет поддерживать такие наборы инструкций, как SSE 4.1, SSE 4.2, AVX с 4-х операндовым поднабором AMD FMAC, 256-битные регистры YMM и AES, XSAVE и XOP.
Также Bulldozer получит поддержку технологии LWP (Light-Weight Profiling), которая призвана раскрыть потенциал многоядерных систем. Впрочем, слов на тему поддержки инструкций 3DNow! или SSE5 пока сказано не было.
В действительности, как и блоки APU под кодовым названием Liano, Bulldozer поддерживает улучшенное управление электропитанием (APM). Очевидно, что чип сможет динамически поднимать частоту ядер, когда для работы необходимо будет лишь немного ядер.
Учитывая модульность архитектуры Bulldozer, можно предположить, что AMD будет использовать ее в различных процессорах, подгоняя ее под конкретные требования к производительности и/или к потреблению. Возможно, в определенных случаях вместо нескольких основных блоков или даже вместо нескольких ядер компания будет использовать специальные ускорители, которые должны будут поднять производительность CPU в некоторых приложениях. В тоже время, в случае восьмиядерного чипа компания использует четыре основных блока с общим КЭШем L3, контроллером памяти и северным мостом.
Впрочем, пока, к сожалению, представители AMD не стали раскрывать информацию на тему частоты работы своих будущих процессоров, как и размеров их КЭШа L2/L3. Однако, уже сейчас известно, что первые процессоры Bulldozer будут производиться по 32нм технологии в 2011 году. Поднимая число ядер на 33%, по данным AMD, можно будет получить до 50% выше производительность в серверных приложениях.
Комментарии (0)